Assembler Fehler.: Schlechte Anleitung

Habe ich diese Fehler 

/tmp/ccK86fyk.s: Assembler messages:
/tmp/ccK86fyk.s:69: Error: bad instruction `sw $3,0(r3)'
/tmp/ccK86fyk.s:70: Error: bad instruction `sw $7,4(r3)'

( Der rest dieser lange code ist in dieser paste.: http://pastebin.com/6YRx8rDh )

Die CPU ist ein arm Cortex-A8 in einem Projekt erstellt, in maemo fremantle.

So gut, ich habe wenig Versammlung wissen, und ich studiere es und lernen
ein bisschen mehr über es, aber ich kann nicht scheinen zu verstehen, dass dieser Fehler.
Ich habe auch recherchiert im google für ein paar Tage jetzt, und ich kann nicht finden, eine konkrete
Antwort auf mein problem.

Dies ist der header, hat die Linien, dass führt zu Fehlern.: http://pastebin.com/k3D4cg0d

( Mehr Informationen auf einen Kommentar, da kann ich nicht mehr posten als 2 links )

  • Und das ist die C-Datei es sich bezieht.: pastebin.com/Ymg1X5dg Und ich glaube nicht, dass es ein gcc-problem mit der Konfiguration, weil da einfach nicht viel da draußen zu konfigurieren. Ich benutze scratchbox-gcc auch.: Dies ist, was gcc -v gibt mir .: pastebin.com/tA70snzY vielen Dank im Voraus Jungs, hoffe, ich habe nicht verlassen keine Informationen heraus, auch ich hoffe, ich habe meine Hausaufgaben gut, ich recherchierte so viel ich konnte, bevor Sie gefragt werden.
  • Fügen Sie Ihrem code/Fehler in der Frage, um sicherzustellen, dass wichtige Informationen nicht verschwinden, getrennt von der Frage. Auch zeigen die CPU/Architektur in Frage.
  • Vielen Dank Alex, ich habe einen Teil der Fehler, aber ich kann nicht fügen Sie es alle, sonst nehme ich eine große Seite, da der Fehler 152 Zeilen der code hat 31 + 39 Zeilen... Auch Hinzugefügt, CPU und was für ein system ich Baue es. Hoffe, Euch verstehen, warum ich bin so dass es auf fügen Sie site.
InformationsquelleAutor Luis | 2011-12-13
  1. 2

    SW und LW sind opcode für die MIPS-Architektur (Load word et Store Word).
    Sie können nicht verwenden Sie diese Assembly-code mit einem Cortex A8.

    PS: Sorry, ich habe vorher gesagt, dass es war Aarch64-Anweisung. Ich war falsch...

    • Hum, wie ich sagte, ich habe wenig Versammlung wissen, ich habe keine definition von 32-oder 64-bit-Kompilierung. Sie bedeuten, dass die Datei, die ich kompilieren? es ist eine bios-Datei von einem gba-emulator gpsp.Auch ich aktualisierte meine falsche information, es ist eine arm cortex a8 läuft bei mir, ich war mit meinem Kopf auf den anderen arm vor !
    • hum OK.. jetzt verstehe ich... LW und SW nicht auf ARM-V7 (und nicht vorhanden in aarch64 arm v8 (ich habe einen Fehler gemacht)). dies ist MIPS Instruktion für das Laden und Speichern von Word. Also dieser Assembler-code kann nicht kompiliert werden, die auf einem Cortex A8 plateforme. Ich werde ändern Sie meine post, sorry.
    • Ich dachte dieser code wurde bereits übersetzt, aber es scheint, dass es noch von der PSP, der psp nutzt einen MIPS-Prozessor... Wie kann ich machen, die sehen die ARM-freundlich?
    • Ich bin nicht sehr gut für inline-code. Wenn ich versuchen würde, eine einfache übersetzung, die ich sagte, dass "SW $7, 4(%0)" sollte ersetzt werden durch "STR $7, [%0, #4]. Ich weiß nicht, was ist %0. vermutlich eine Adresse gegeben, um die Funktion save_reg. Ihre habe zu retten $4, $5, $6, ... $14 auf den ARM (weil es weniger register als auf MIPS). LW muss ersetzt werden durch den LDR. Ich hoffe, dass Sie helfen !
    • Nur, nachdem Sie mir geantwortet, bevor ich Tat etwas Forschung und entdeckt über STR und LDR, änderte ich diese, und sowohl mein code, und Ihre snipet STR $7, [%0, #4]\n ( Auf jeder Zeile ) gibt mir eine Fehlermeldung: ARM-register erwartet -- `str $7,[r3,#4], ist r3 unterstützt im ARM? Oder denke ich falsch? Auch dies ist die komplette C-Datei, wenn jemand Lust hätte, einen Blick zu nehmen.: pastebin.com/5a1jJE1d ( die header-Datei auf dem ersten post ist auch komplett )
    • Ja r3 ist eine gültige Registrierung auf ARM, aber ich denke, dass %0 ein parameter ist. Es könnte gespeichert werden, die in r0, r1, r2 oder r3 ! Sie müssen eine Dok über inline-Assembler-code.

    InformationsquelleAutor webshaker
  2. 0

    Traf ich dieses problem wenn Gebrauch "arm-none-linux-gnueabi-gcc version 4.5.1" kompilieren Sie den kernel, und befestigen Sie es mit "arm-none-linux-gnueabi-gcc version 4.8.3"

    InformationsquelleAutor tanw
Schreibe einen Kommentar