stm32f103 ADC-sampling-rate

Ich adc sample-Zeit-Zyklen hier :

ADC_RegularChannelConfig(ADC1, ADC_Channel_17, 1, ADC_SampleTime_71Cycles5);

Berechnen der Abtastrate des ADC, die in stm32f103 ?

InformationsquelleAutor Radek23445 | 2017-02-10
  1. 3

    Haben Sie nicht genug Informationen zu geben, eine genaue Zahl. Aber hier was Sie wissen sollten.
    Sie haben ausgewählt die sampling-Zeit 71.5 ADC clock cycles.
    Der ADC Takt wird erzeugt, indem PCLK2 über den ADC-prescaler. Der ADC-prescaler ist in der RCC_CFGR registrieren.
    Zum Beispiel, wenn PCLK2 ist 72MHz und ADC prescaler ist 6, ADC-clock ist 12MHz. Und die sampling-Zeit ist 71.5 Zyklen, was übersetzt 71.5/12 ~ 6us

    InformationsquelleAutor Guillaume Michel
  2. 1

    Sample-Zeit für jeden Kanal kann berechnet werden aus ADC-CLK-wie beschrieben in Abschnitt "Kanal-zu-Kanal-programmierbare sample-Zeit" Referenz-Handbuch:

    ADC-samples die Eingangsspannung für eine Reihe von ADC_CLK Zyklen, die kann
    geändert werden mit der SMP[2:0] - bits in der ADC_SMPR1 und ADC_SMPR2
    Register. Jeder Kanal abgetastet werden können mit einer anderen sample-Zeit.
    Die total conversion-Zeit wird wie folgt berechnet: Tconv = Probenahme
    Zeit + 12.5 Zyklen Beispiel: Mit einem ADCCLK = 14 MHz und einer Abtastrate
    Zeit von 1,5 Zyklen: Tconv = 1.5 + 12.5 = 14 Zyklen = 1 µs

    Im scan-Modus sampling-rate für einen a /D-Wandlers:

    1/(summ von Tconv für jeden aktivierten Kanal)

    Festlegen "und insbesondere die" sample time Sie können externe trigger-Konvertierung mit timer-update-Ereignis als Auslöser.

    InformationsquelleAutor Yuriy
Schreibe einen Kommentar