Tag: makefile
Ein makefile ist in der Regel eine Eingabe-Datei für den build-control-language/tool machen.
machen: kann nicht finden makedepend
1 Antworten
Ich versuche, führen Sie das folgende makefile CMDLINE_SRC=$(wildcard commandLine/*.c) CMDLINE_OBJS = $(CMDLINE_SRC:.c=.o) EXECUTABLES = $(CMDLINE_SRC:.c=) LIB_SRC=$(wildcard c/*.c) LIB_OBJ = $(LIB_SRC:.c=.o) LIB_OUT = lib/libclinrisk.a INCLUDES = -I include # compiler CC = gcc CCFLAGS = LDFLAGS = #
Gewusst wie: überprüfen version auf HP-UX
3 Antworten
Ich bin neu in der HP-UX system-und haben ein problem mit der Ausführung einer make-Datei. Make: Must be a separator on rules line 14. Stop. Ich vermute, dies ist aufgrund der älteren version machen das Deployment auf
Cross-kompilieren von kernel-Modul für ARM-Architektur
2 Antworten
Ich versuche zu machen .ko-Datei für ARM-von einem linux-x86-Maschine. Ich habe versucht, das folgende Makefile: 1 obj-m +=helloworldtest_module.o 2 modules_install: 3 make ARCH=$(ARCH) CC=$(CROSS_COMPILER) -C /lib/modules/$(shell uname -r)/build M=$(PWD) modules 4 clean: 5 make -C /lib/modules/$(shell uname
Wie kann ich erzwingen, Machen, ausführen, ein Rezept, die ganze Zeit
1 Antworten
Dem aktuellen Makefile hat so etwas wie dieses: target1 : lib1.a lib2.a target2 : lib1.a lib3.a target3 : lib3.a lib1.a: $(MAKE) -C sub_dir all Möchte ich dies ändern Makefile so, dass überall dort, wo ein Ziel hängt
Wie ähnlich/unterschiedlich sind gnu make, microsoft nmake-und posix-standard machen?
1 Antworten
Wie ähnlich/Verschieden sind gnu make, microsoft nmake-und posix-standard machen? Offensichtlich gibt es Dinge wie "welches OS?", "welche compiler?" und "was linker ist?", aber ich beziehe mich speziell auf die syntax, der Semantik und der Befehlszeilen-Optionen des makefiles
Bedingt Anhängen an eine variable innerhalb einer Makefile-target
1 Antworten
Habe ich ein GNU Makefile, das sieht ein bisschen aus wie diese: LIST = item1 .PHONY: targetMain targetA targetB preA preB targetMain: # DO all the work in here echo $(LIST) targetA: preA targetMain targetB: preB targetMain
Kompilieren von C-Datei mit Assembler-Datei-Abhängigkeiten
2 Antworten
Ich habe eine Datei-app.c, die Aufrufe von zwei externen Funktionen, dh. func_asm1 und func_asm2. Beide Funktionen sind in einer eigenen Assembler-file, dh. func_asm1.S und func_asm2.S. Darüber hinaus Ich habe zwei header-Dateien, dh. func_asm1.h und func_asm2.h, wo die
Vorbei sudo Flaggen mit ins makefile
1 Antworten
Ich bin zurzeit befindet sich hinter einem proxy. Sitzen im land der bash, habe ich meine HTTP_PROXY und HTTPS_PROXY als Umgebungsvariablen gesetzt auf den proxy gesetzt. Wenn ich installieren möchte etwas unter sudo, wie pip, ich muss
Makefile Tricks mit VPATH und umfassen
1 Antworten
Ich bin Herumspielen mit make-Dateien und die VPATH-variable. Im Grunde bin ich packte source-Dateien von ein paar verschiedenen Orten (angegeben durch den VPATH), und kompilieren Sie Sie in das aktuelle Verzeichnis, indem Sie einfach eine Liste .o-Dateien,
Makefile $@ variable-für was wird es verwendet?
2 Antworten
Ich bin neu auf lernen machen-Dateien.Ich Las diese post. könnte jemand bitte sagen Sie mir, was ist $@ variable verwendet, für die Innenseite ein makefile? InformationsquelleAutor Vijay | 2011-05-28
Rekursive machen: der richtige Weg zu legen `$(MAKEFLAGS)`
2 Antworten
Wie kann ich $(MAKEFLAGS) (oder eine andere Art der übergabe von Variablen definiert, auf die Befehlszeile zu sub-stellen) in einer Weise, die den Aufruf von der shell mit beiden make VAR=val und make -args? Muss ich meinen
makefile: foreach "make-C" nennen
1 Antworten
hier ist ein Teil meiner makefile: PATH := $(shell pwd) EDIR := impl EFFECTS := $(filter-out $(EDIR), $(shell find $(EDIR) -maxdepth 1 -type d)) ALLMAKES := $(patsubst %, $(PATH)/%, $(EFFECTS)) all: $(foreach c,$(ALLMAKES),$(MAKE) -C $(c)) Also im
machen, include-Direktive und Generierung von Abhängigkeiten mit -MM
3 Antworten
Möchte ich eine build Regel ausgelöst werden durch eine include-Anweisung, wenn das Ziel der include ist veraltet oder nicht vorhanden ist. Derzeit das makefile sieht wie folgt aus: program_NAME := wget++ program_H_SRCS := $(wildcard *.h) program_CXX_SRCS :=
MinGW - make: cc: Kommando nicht gefunden
2 Antworten
Ich habe vor kurzem angefangen mit MinGW und ich bin mit Mühe make unter Windows arbeiten. Meine Verzeichnisstruktur ist wie folgt: Makefile p001.cpp p002.cpp p003.cpp bin\ Meine Makefile sieht wie folgt aus: CC=g++ BIN=bin %: p%.cpp $(CC)
makefile funktioniert nicht mit -std=c++11-option
2 Antworten
Ich versuche zu spielen, mit einigen C++11 Funktionen mit g++ 4.8.2 mit dem folgenden makefile CC=g++ DEBUG=-g CFLAGS=-c -Wall -std=c++11 $(DEBUG) LFLAGS = -Wall -std=c++11 $(DEBUG) SOURCES=test.cpp OBJECTS=$(SOURCES:.cpp=.o) EXECUTABLE=test all: $(SOURCES) $(EXECUTABLE) $(EXECUTABLE): $(OBJECTS) $(CC) $(LFLAGS) $(OBJECTS)
Libtool version mismatch
1 Antworten
Heruntergeladen habe ich die Quelle von einigen alten Projekt. Ich versuche, es zu bauen, nun: ./bootstrap && ./configure Funktioniert es einwandfrei, aber: make /bin/sh ../libtool --mode=compile g++ -DHAVE_CONFIG_H -I. -I.. -W -g -O2 -DDEBUG -MT rcclexer.lo -MD
Wie führe ich jeden Befehl in einer Liste?
2 Antworten
Wenn ich eine Liste von n Befehle c = c1 ... cn, wie kann ich Sie ausführen, um für ein bestimmtes Ziel? Ich habe versucht, die foreach konstruieren $(foreach x,$(c),./$(x)) aber das setzt alle Befehle auf einer
Strg+M zu laufen Makefile mit Erhabenen+Linux
1 Antworten
Ich bin derzeit zu denken über den Wechsel von Pluma (ehemalige gEdit) zu Sublime Text. Was ich bisher gesehen habe von Sublime Text ist ganz nett. Ich derzeit testen Submlime Text 2 und würde es gerne ausführen
Directory-Platzhalter in der Datei Makefile Muster-Regel
2 Antworten
Ich versuche, erstellen Sie ein Makefile, kompilieren terminfo-Dateien, die sich in einem Verzeichnis über tic. tic auch Kopien der termcap-Dateien, die es erstellt automatisch eine system - oder Benutzer-spezifischen Ziel-Ordner. Für einen normalen Benutzer, wenn der terminfo-Datei
Funktion und Unterschied zwischen $() und ${} im Makefile
2 Antworten
In makefile ${CC} -o myfile myfile.c und $(CC) -o myfile myfile.c funktionieren beide gut, auch ohne definition von CC. Meine Frage ist: Wie zu verwenden $() und ${}? Sind Sie einfach konvertieren Sie die Zeichenfolge in {}
Android Kann nicht bauen-Projekt mit NDK-Build.cmd aus NDK r7
3 Antworten
Wenn ich versuche, meine android-Projekt mit JNI, mit Android NDK r7. Ich kann nicht bauen Sie das Projekt und kommt zu diesem Fehler. Plattform - Win Xp SP2 mit ndk-build.cmd-Datei, die laut Entwickler doc, nicht brauchen, um
Brauchen Sie eine makefile-Regel, dass die Abhängigkeit behandeln können fehlende Dateien
3 Antworten
Wir verwenden GNU Make für unser system. Am Ende unseres makefiles, wir haben ein include namens Makedepends das generiert einen Haufen .d Dateien mit -MM-Schalter auf gcc. Wir fügen Sie dann die .d-Datei für jede .cc-Datei über
Datei: kompilieren alle .cpp-Dateien auf .o Dateien
1 Antworten
Ich versuche zu schaffen, eine make-Datei, die kompiliert alle .cpp Dateien in der test Verzeichnis .o Dateien in der obj - Verzeichnis. Unten ist eine verkürzte version von dem, was ich Tue. Das problem ist, dass Aufrufe
Probleme beim einstellen PFAD im Makefile
5 Antworten
Ich bin neu zu machen und die Makefiles, aber ich bin versucht, zu erstellen eine für mein Nächstes Projekt und ich bin in PFAD Probleme. Ich erhalte die Fehlermeldung: "No such file or directory" Habe ich ein
CMake nicht finden, OpenCV-Bibliotheken
1 Antworten
Ähnlich wie diese Frage, ich habe Probleme mit OpenCV und CMake auf OS X 10.10.3. Nach viel Mühe habe ich es endlich geschafft zu bauen, die OpenCV 3.0 beta auf mein system; die Header wohne jetzt in
Makefile: abhängig von jeder Datei eines Verzeichnisses
3 Antworten
Möchte ich ein Makefile, das läuft entweder mit gnumake oder makepp, packt alle Dateien, die unter den gegebenen directiories: DIRS:=$(shell find . -mindepth 2 -maxdepth 2 -not -name mp3 -not -name ".*" -type d) PACKAGES = $(DIRS:%=%.npk)
Makefiles, wie kann ich Sie nutzen?
3 Antworten
^ Dies ist keine doppelte Frage ^ Aktualisiert: Ich bin ziemlich neu in der Programmierung und ich habe erst jetzt gekommen, nur über makefiles. Habe ich heruntergeladen ein paar tutorials und Quellcode aus einer Vielzahl von Orten
Warum macht make-j besser, wenn es übergeben wird, eine Zahl größer als die Anzahl der verfügbaren Kerne?
2 Antworten
Ich habe einen quad-core-Prozessor mit hyper-threading. Wenn ich make -j8 es ist schneller als make -j4 (ich lese die Anzahl der Kerne in Java und rief dann make -j<number of cores>). Ich verstehe nicht, warum make -j32
Wie schreiben Sie ein makefile für C#?
3 Antworten
Ich habe ein einfaches C# - Programm, das ausgeführt werden muss über die Befehlszeile in Linux durch mono. Hier ist, was ich für mein makefile so weit. Es basiert auf einer C++ - makefile-fand ich für ein
Boost bjam versus GNU make
3 Antworten
Ich bin ein Neuling auf Boost C++ - Bibliotheken. Ich Frage mich, ob es irgendwelche Vorteile von Boost bjam über GNU make? Und was sind die Nachteile, wenn ich mit make erstellen von C++ - code nutzen
Makefile entfernen ../ Pfad
3 Antworten
Habe ich Objekt-Dateien kommen in mit Pfade, die könnte wie folgt Aussehen: '../../src/foo/bar.c' Möchte ich Ihnen ausgegeben werden, um 'build/src/foo/bar.o' Derzeit mit: COBJS := $(notdir $(CFILES)) COBJS := $(patsubst %,$(BUILD)%.o,$(COBJS)) Kann ich erreichen 'build/bar.o' Dies ist problematisch,
machen schlägt fehl, während der Installation von Valgrind
4 Antworten
Ich versuche zu installieren Valgrind auf einem Mac mit Snow Leopard, aber erhalte eine Fehlermeldung. Dies ist, was ich Schreibe in Terminal. $ curl -O http://valgrind.org/downloads/valgrind-3.8.1.tar.bz2 $ md5sum valgrind-3.8.1.tar.bz2 $ tar -xjvf valgrind-3.8.1.tar.bz2 $ cd valgrind-3.8.1 $
Modul: Befehl nicht gefunden
2 Antworten
Ich bin versucht zu laden, mehrere Module für den Aufbau einer Bibliothek unter Linux, bin aber gesagt, dass der Befehl 'module' existiert nicht. Ich habe Gegoogelt um und entdeckte, dass die Lösung war die Quelle ein Verzeichnis
Die Ameise/ der Ordner ist plötzlich verschwunden aus dem Android SDK. Hat Google es entfernen?
1 Antworten
Habe ich versucht zu kompilieren libreoffice-core Projekt (in der Auswahl der Android-Modul) (mit make keine Gradle beteiligten noch nicht), und ich bin immer diese Fehlermeldung: /home/aleksandar/libreoffice/workdir/UnpackedTarball/owncloud_android_lib/build.xml:90: Cannot find /home/aleksandar/Android/Sdk/tools/ant/build.xml imported from /home/aleksandar/libreoffice/workdir/UnpackedTarball/owncloud_android_lib/build.xml Beim Blick durch mein SDK,
Schreiben Sie ein makefile für das ARM-Projekt
1 Antworten
Meine Projektstruktur sieht wie folgt aus: . ├── build ├── src | ├── rbpi | | └── gpio.h | ├── boot.c | ├── boot.s | └── kernel.c └── linker.ld Dies ist ein einfacher raspberry pi-kernel, lässt eine
Wie geben Sie ein makefile-Ziel in ein anderes Verzeichnis?
2 Antworten
Ich versuche herauszufinden, warum kann ich nicht ein Ziel angegeben, wie in anderen Verzeichnis. Ich versuche zu generieren, werden einige php-Klassen, die aus json-Dateien, aber ich habe mich verändert die Zeile, die tatsächlich erzeugt das php auf
die Aufteilung einer Variablen in einer Datei
2 Antworten
Habe ich eine variable, sagen wir x=tpm/tpm in einem makefile ich möchte in der Lage sein, um split-x Hälften. in der bash das wäre so etwas wie ${x%/} und ${x#/} aber wie mache ich es in ein
makefile für C++/CUDA-Projekt
1 Antworten
Gelesen habe ich fast alle Fragen zu CUDA, C++ & makefiles hier, aber kann immer noch nicht herausfinden, die Lösung für mein problem. Ich habe ein paar .cpp Dateien & einige .cu Dateien in src/ - Verzeichnis
Ausführen C-Programm in Xcode 4 mit makefile
2 Antworten
Erstellt habe ich eine "Externe" Build Project " in Xcode 4 mit einem makefile. Das Projekt baut perfekt, außer der einzige Weg, ich weiß, wie es zu laufen im Terminal. Gibt es eine Möglichkeit, ich kann das
Makefile:3: *** missing separator. Stoppen
3 Antworten
Habe ich versucht, was ich konnte, mit den Antworten auf StackOverflow auf diese Frage. Ich glaube nicht, dass das Problem mit den tabs. Hier ist die makefile: # $OpenBSD: Makefile,v 1.15 2010/02/09 08:55:31 markus Exp $ .include
Die Installation von Qt auf Mac OSX Lion/machen fehlt
2 Antworten
Ich habe ein problem mit dem installieren der Qt-SDK auf meinem mac. Ich habe 4.7.4 installiert haben, bevor, und es funktionierte. Ich habe aktualisiert auf Lion und ich konnte nicht kompiliert alle Projekte. Ich lese dann, dass
Mit ifdef und ifndef-Direktiven
1 Antworten
Ich versuche, um zu überprüfen, ob eine variable definiert ist, mit ifndef/ifdef, aber ich bekomme immer eine not found Fehler von der Ausführung. Ich bin mit GNU Make 3.81, und hier ist ein Ausschnitt von dem, was
machen ein makefile für eine Vorlage-Klasse
2 Antworten
So, ich habe einige Dateien, die ich möchte zu kompilieren zusammen. Einer von Ihnen ist der stack.h mit stack.cpp enthalten. Das folgende ist meine header-Datei: #include<iostream> #ifndef STACK_H #define STACK_H template <class ItemType> class StackType { public:
Wie gebe ich eine Umgebungsvariable ein Netbeans-Makefile auf Ubuntu?
1 Antworten
Ich bin mit Netbeans auf Linux (Ubuntu 9.04) zu bauen, die ein C-Projekt. Wie gebe ich in einer Umgebungsvariablen, so dass es sichtbar für das Makefile? Wenn ich einen normalen export MYVAR="xyz" und führen Sie dann make
Wie die Ausgabe Zusammenstellung Abhängigkeiten von CMake oder make?
1 Antworten
Habe ich ein CMake-C++ - Projekt, das rasch wächst und Häufig ändern. Ich versuche zu reduzieren Kompilierungszeiten auf ein minimum. Oft, wenn ich das Projekt neu erstellen, insbesondere nach einem header zu ändern, ich bin überrascht, wie
Was bedeutet das Ziel “.cpp.o:" meine in ein Makefile?
1 Antworten
Lerne ich den GNU makefile. Ich stieß auf diese Seite: http://mrbook.org/blog/tutorials/make/ Am Ende dieses Artikels, fand ich dies: CC=g++ CFLAGS=-c -Wall LDFLAGS= SOURCES=main.cpp hello.cpp factorial.cpp OBJECTS=$(SOURCES:.cpp=.o) EXECUTABLE=hello all: $(SOURCES) $(EXECUTABLE) $(EXECUTABLE): $(OBJECTS) $(CC) $(LDFLAGS) $(OBJECTS) -o $@
Die Make-Datei mit zwei wichtigsten Dateien
3 Antworten
Ich bin neu in der Makefile-Sachen und will eine Frage stellen über Makefiles. Angenommen ich habe zwei separate Programme mit Ihren eigenen .c .h und main.c-Dateien. Keines der Programme verbunden sind. Ist es möglich, zwei ausführbare Dateien
Wie kann man das, 'PHP', in Mac OS X (10.9.4)?
1 Antworten
Ich bin das hinzufügen von postgres-Unterstützung für PHP auf OS X Mavericks (10.9.4). Schritte von der [blog] (http://blog.rupey.org/post/63221360055/adding-postgres-support-to-php-on-os-x-mavericks)... behoben, die zwischen Fehler und erreicht bis zu 'machen'. Beim ausführen von 'make' bekomme ich die folgende Fehlermeldung. -
Wie hinzufügen von compiler-Argumente mit CMake?
2 Antworten
Habe ich mit dem Clion IDE und versuche, ein einfaches GTK-Programm zu kompilieren, es zu benutzen. Ich habe festgestellt, dass Clion verwendet CMake, so sind die Themen hier eher als mit der IDE selbst. Ich bin in
Prüfen, ob Datei vorhanden ist, bevor Sie ihn in der Datei makefile
2 Antworten
Habe ich ein makefile in einem C++ - Projekt (compiler: C++11). Wie können Sie überprüfen, um zu sehen, ob eine bestimmte Datei vorhanden ist, bevor Sie ihn mit einem makefile-Befehl? Hier ist der code: bin: charstack.h error.h