Wie verwende ich die SPERRE ASM-Präfix zu Lesen einen Wert?

Ich weiß, wie Sie SPERREN, um thread-sicher Inkrement-Wert:

  lock inc     [J];

Aber wie ich Lesen Sie [J] (oder einen beliebigen Wert) in eine thread-sichere Weise? Das LOCK-Präfix kann nicht mit mov. Und wenn ich den folgenden Code:

  xor eax, eax;
  lock add eax, [J];
  mov [JC], eax;

Wirft es einen Fehler auf der Linie 2.

  • Was ist es, was versuchst du hier zu erreichen?
  • Alles was ich will zu tun ist, Lesen Sie [J], die in einer thread-sicheren Weise.
InformationsquelleAutor IamIC | 2010-07-27
  1. 9

    Verwenden XADD - oder MOV-Anweisung statt ADD-Anweisung!
    Siehe auch MFENCE, LFENCE und SFENCE Anweisungen!

    BEARBEITEN:
    Sie können nicht verwenden Sie LOCK-Anweisung mit der ADD-Anweisung, wenn-source-operand ein Speicher-operand!

    Aus: "die Intel® 64 und IA-32-ArchitecturesSoftware Developer 's Manual"

    Den LOCK-Präfix vorangestellt werden kann nur
    der folgenden Anleitung und nur
    auf diese Formen der Anweisungen
    wo der Ziel-operand ein
    Speicher-Operanden: ADD, ADC, UND, BTC,
    BTR, BTS, CMPXCHG, CMPXCH8B, DEC, INC,
    NEG, not, or, SBB, SUB, XOR, XADD und
    XCHG. Wenn das LOCK-Präfix benutzt, mit
    eine dieser Anweisungen und die
    source operand ein Speicher-operand, ein
    undefined opcode-exception (#UD) kann
    generiert werden. Ein undefined opcode
    Ausnahme, die generiert werden, wenn
    das LOCK-Präfix benutzt
    Unterricht nicht in der obigen Liste. Die
    XCHG-Instruktion immer behauptet
    LOCK# - Signals, unabhängig von der
    Vorhandensein oder fehlen der LOCK-Präfix

    EDIT2:
    Form: "die Intel® 64 und IA-32-ArchitecturesSoftware Developer 's Manual, Volume3A"

    8.1.1 Garantiert Atomare Operationen.
    Der Intel486-Prozessor (und neuere
    Prozessoren, da) garantiert, dass die
    folgende basic-Speicher-Operationen
    immer durchgeführt werden atomar:

    • Lesen oder schreiben eines byte
    • Lesen oder schreiben, ein Wort ausgerichtet
      auf einem 16-bit-Grenze
    • Lesen oder schreiben eines doubleword aligned auf einem 32-bit-Grenze

    Pentium-Prozessor (und neuere
    Prozessoren, da) garantiert, dass die
    folgende zusätzliche Speicher-Operationen
    erfolgt stets atomar:

    • Lesen oder schreiben eines quadword ausgerichtet auf eine 64-bit-Grenze
    • 6-bit-Zugriffe auf nicht-Cache-Speicher-Standorten, die passen in einen 32-bit

      Daten-bus Des P6-Familie-Prozessoren

      (und neuere Prozessoren seit)

      Garantie, dass der folgende

      der zusätzliche Speicher wird der Betrieb

      immer durchgeführt werden atomar:
    • Unaligned 16-, 32-, und 64-bit-Zugriffe auf Cache-Speicher, die Passform

      innerhalb einer cache-Zeile

    Zugreift, um die cacheable-Speicher sind
    verteilt über bus-breiten, cache-Zeilen,
    und Seite Grenzen sind nicht garantiert
    atomaren durch die     Intel Core 2 Duo,
    Intel Core Duo, Pentium M, Pentium 4,
    Intel Xeon-Prozessoren der P6-Familie -, Pentium-und
    Intel486-Prozessoren. Der Intel Core 2
    Duo, Intel Core Duo, Pentium M,
    Pentium 4, Intel Xeon, und P6-Familie
    Prozessoren-bus-Steuersignale
    die es erlauben, externe Speicher-Subsysteme
    split zu machen, greift atomic;
    jedoch Blockfreien Daten zugreift, wird
    ernsthaft beeinträchtigen die Leistung
    der Prozessor und sollte vermieden werden.

    So, zum Lesen ich prefare zu verwenden CMPXCHG Unterricht mit LOCK-Präfix, wie:

    LOCK        CMPXCHG   EAX, [J]

    Für das schreiben:

    MOV   [J], EAX
SFENSE

    .

    • Der complier weigert sich zu kompilieren Zeile 2. Sogar ändern, um: xadd eax, dword ptr J; funktioniert nicht.
    • Ja der Grund ist, dass der Quell-operand ein Speicher-operand!
    • Danke für die Klarstellung, warum es nicht kompilieren. So scheint es, würde ich entweder verwenden Sie das Fechten Weisungen, oder stellen Sie nur eine Momentaufnahme der Wert, der da verarbeitet wird nur Lesen, kein problem sein sollte, thread-safety-Weise: mov eax, [J]; mov [JSnapshot], eax;
    • Check meinen zweiten EDIT 🙂
    • Wie er sagt, einen angepassten 32-bit-Wert ist automatisch atomar. Schön! Danke.
    InformationsquelleAutor GJ.
Schreibe einen Kommentar