Das ist eine bessere Barriere auf x86: lock+Zustellbett oder xchgl?

Den "lock; addl $0,0(%%esp)" wird schneller in den Fall, dass wir testen, der 0-Zustand des lock-variable (%%esp) - Adresse. Weil wir hinzufügen 0-Wert zu lock-variable und das zero-flag ist auf 1 gesetzt, wenn die Sperre Wert der variable an der Adresse (%%esp) 0.

lfence aus dem Intel-Datenblatt:

Führt eine Serialisierung Betrieb auf
alle laden-aus-dem-Speicher-Anweisungen, die
ausgestellt wurden vor der LFENCE
Unterricht. Diese serialisieren
der Betrieb garantiert, dass jeder laden
Anweisung, die vor in-Programm
um die LFENCE Anweisung ist
Global sichtbar vor jeder Belastung
Anleitung folgt, dass die LFENCE
Unterricht ist Global sichtbar.

(Anmerkung der Redaktion: mfence oder eine locked operation ist nur sinnvoll, Zaun (nach dem speichern) für die sequentielle Konsistenz. lfence hat nicht block StoreLoad Neuordnung durch den store buffer.)

Zum Beispiel: Speicher-schreib-Befehl wie " mov " sind Atomare (die Sie nicht brauchen, lock-Präfix), wenn es ordnungsgemäß ausgerichtet sind. Aber dieser Befehl wird normal ausgeführt CPU-cache und wird nicht Global sichtbar in diesem moment für alle anderen threads, weil Speicher Zaun muss zuerst durchgeführt werden, um diesen thread zu warten, bis die vorherigen Läden sind sichtbar für andere threads.

Also der wesentliche Unterschied zwischen diesen beiden Anweisungen ist, dass xchgl Anweisung hat keine Auswirkungen auf die bedingte flags. Sicherlich können wir testen, die lock-variable state mit lock cmpxchg Auftrag, aber dies ist noch komplexer als bei lock add $0 Unterricht.

lock addl $0, (%esp) ist ein Ersatz für mfence, nicht lfence.

Der use-case ist, wenn Sie brauchen, um zu blockieren StoreLoad Neuordnung (die einzige Art, die x86 starken memory-Modell ermöglicht), aber Sie brauchen nicht eine Atomare RMW-operation auf einer gemeinsamen Variablen. https://preshing.com/20120515/memory-reordering-caught-in-the-act/

z.B. vorausgesetzt, ausgerichtet std::atomic<int> a,b:

movl   $1, a             a = 1;    Atomic for aligned a
# barrier needed here
movl   b, %eax           tmp = b;  Atomic for aligned b

Ihre Optionen sind:

• Tun eine sequenzielle Konsistenz store mit xchg, z.B. mov $1, %eax /xchg %eax, a so dass Sie nicht brauchen, eine separate Barriere; es ist Teil des Geschäfts. Ich denke, dies ist die effizienteste option auf den meisten modernen hardware; C++11-Compilern anderen als den gcc verwenden xchg für seq_cst speichert.
• Verwenden mfence als Barriere. (gcc verwendet mov + mfence für seq_cst speichert).

• Verwenden lock addl $0, (%esp) als Barriere. Alle locked-Belehrung, ist eine vollständige Barriere. Macht lock xchg haben das gleiche Verhalten wie mfence?

  (Oder an einem anderen Speicherort, aber der Stapel ist fast immer private und heiß in L1d, so ist es ein etwas guter Kandidat. Allerdings könnte auch eine Abhängigkeit der Kette für etwas mit den Daten auf der Unterseite des Stapels.)

Können Sie nur verwenden xchg wie eine Barriere, indem man es in ein Geschäft, weil es bedingungslos schreibt der Speicherbereich mit einem Wert, der nicht davon abhängig, wird der alte Wert.

Wenn möglich, mit xchg für eine seq-cst-store ist wahrscheinlich am besten, obwohl es auch liest aus dem freigegebenen Speicherort. mfence ist langsamer als erwartet auf die jüngsten Intel-CPUs (Sind lädt und speichert der nur Anweisungen, wird nachbestellt?), auch die Blockierung out-of-order-Ausführung von unabhängigen, nicht-Speicher-Anweisungen auf die gleiche Weise lfence tut.

Könnte es sogar Wert sein, mit lock addl $0, (%esp)/(%rsp) statt mfence auch wenn mfence verfügbar ist, aber ich habe noch nicht experimentiert mit den Schattenseiten. Mit -64(%rsp) oder so ähnlich könnte es weniger wahrscheinlich, um zu verlängern ein Daten-Abhängigkeit auf etwas heiß ist (eine lokale oder eine Rückkehr-Adresse), aber das können Werkzeuge wie valgrind unglücklich.

lfence ist nie sinnvoll für memory bestellen, es sei denn, Sie Lesen aus dem video-RAM (oder einige andere WC-schwach-geordnete region) mit MOVNTDQA Lasten.

Serialisieren out-of-order execution (aber nicht den Speicher-Puffer) ist nicht sinnvoll, zu stoppen StoreLoad Neuordnung (die einzige Art, die x86 starken memory-Modell ermöglicht die normalen WB (write-back) Speicherbereiche).

Den real-world use cases für lfence sind für die Blockierung out-of-order-Ausführung von rdtsc für das timing sehr kurze code-Blöcke, oder für Spectre-Minderung durch die Blockierung Spekulationen über eine bedingte oder indirekte Zweig.

Siehe auch Wann sollte ich _mm_sfence _mm_lfence und _mm_mfence (meine Antwort und @BeeOnRope Antwort) mehr darüber, warum lfence ist nicht nützlich, und wenn die Barriere Anweisungen. (Oder in der mine, die C++ - Interna bei der Programmierung in C++ anstelle von asm).

Wichtiger Teil der lock; addl und xchgl ist die lock Präfix. Es ist implizit, für xchgl. Es gibt wirklich keinen Unterschied zwischen den beiden. Ich würde schauen, wie Sie sich versammeln und wählen Sie die eine, die ist kürzer (in bytes), da in der Regel schneller für die entsprechenden Vorgänge auf x86 (also tricks wie xorl eax,eax)

Das Vorhandensein von SSE2 ist wahrscheinlich nur ein proxy für den realen Zustand ist letztlich eine Funktion der cpuid. Ist es wahrscheinlich stellt sich heraus, dass SSE2 setzt die Existenz von lfence und die Verfügbarkeit von SSE2 wurde geprüft/Cache beim Booten. lfence ist erforderlich, wenn es verfügbar ist.