warum perf stat-show "abgewürgt-Zyklen-backend" als " <nicht unterstützt>?

Läuft perf stat ls zeigt dies:

Performance counter stats for 'ls':

          1.388670 task-clock                #    0.067 CPUs utilized          
                 2 context-switches          #    0.001 M/sec                  
                 0 cpu-migrations            #    0.000 K/sec                  
               266 page-faults               #    0.192 M/sec                  
           3515391 cycles                    #    2.531 GHz                    
           2096636 stalled-cycles-frontend   #   59.64% frontend cycles idle   
   <not supported> stalled-cycles-backend  
           2927468 instructions              #    0.83  insns per cycle        
                                             #    0.72  stalled cycles per insn
            615636 branches                  #  443.328 M/sec                  
             22172 branch-misses             #    3.60% of all branches        

       0.020657192 seconds time elapsed

Warum ist ins stocken geraten-Zyklen-backend-angezeigt als "nicht unterstützt"? Welche Art von CPU, hardware, kernel-oder user-space-software brauche ich, um diesen Wert anzuzeigen?

Derzeit versucht, diese auf RHEL mit Linux 3.12 für x86_64, passend zu den "perf" - version, die auf verschiedenen Intel-Core-i5-und i7-Systemen (Ivy-Bridge-Typ). Keiner von Ihnen Unterstützung ins stocken geraten-Zyklen-backend.

Paar mehr Infos:

$ perf list | grep stalled
  stalled-cycles-frontend OR idle-cycles-frontend    [Hardware event]
  stalled-cycles-frontend OR cpu/stalled-cycles-frontend/[Kernel PMU event]

$ ls /sys/devices/cpu/events/
branch-instructions  bus-cycles    cache-references  instructions  mem-stores
branch-misses        cache-misses  cpu-cycles        mem-loads     stalled-cycles-frontend

$ cat /sys/bus/event_source/devices/cpu/events/stalled-cycles-frontend
event=0x0e,umask=0x01,inv,cmask=0x01

Edit: gerade versucht, diese auf einem AMD Phenom II X6 1045T CPU unter Ubuntu 12.04 mit Linux 3.2 (32bit) - und hier spielt es zeigen die Werte für beide ins stocken geraten-Zyklen-frontend und ins stocken geraten-Zyklen-backend.

InformationsquelleAutor oliver | 2014-03-28

23

Sieht aus wie perf wurde nicht aktualisiert, um zu verstehen, all die performance-monitoring-Ereignisse, die Ivy-Bridge unterstützt. Zum Glück gibt es einen generischen, wenn auch umständlich, das interface, der Ihnen Zugriff auf die vollständige Liste von performance-monitoring-Ereignisse. Ich wollte nicht sehen stalled-cycles-backend in der Liste, wenn ich gab ihn einen kurzen Blick, aber vielleicht habe ich verpasst haben, oder vielleicht haben Sie gebrochen, hinunter durch all die verschiedenen Ereignisse, die könnte stall das backend.

Beginnen wir mit
```
perf list --help
```
...zeigt die folgende HINWEIS
```
    1. Intel(R) 64 and IA-32 Architectures Software Developer's Manual
       Volume 3B: System Programming Guide
       http://www.intel.com/Assets/PDF/manual/253669.pdf
```
...bewaffnet mit, dass die URL, die Sie am Ende in
```
http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-software-developer-vol-3b-part-2-manual.pdf
```
...Sie möchten in Abschnitt 19.3

19.3 PERFORMANCE-MONITORING-VERANSTALTUNGEN FÜR 3. GENERATION
INTEL® CORE™ PROZESSOREN
3rd generation Intel® Core™ Prozessoren und Intel ® Xeon ® Prozessor E3-1200 v2 Produkt Familie basieren auf der Intel-Mikroarchitektur (Codename Ivy Bridge. Sie unterstützen die Architektur-performance-monitoring-Ereignisse aufgeführt, die in Tabelle 19-1. Nicht-architektonische performance-überwachung von Ereignissen in der Prozessor-Kern sind aufgelistet in der Tabelle 19-5. Die Ereignisse in Tabelle 19-5 gelten für Prozessoren mit der CPUID-Unterschrift des DisplayFamily_DisplayModel Codierung mit den folgenden Werten: 06_3AH.

...also für architectural Veranstaltungen, die Sie brauchen Tabelle 19-1

19.1 ARCHITEKTUR-PERFORMANCE-MONITORING-EREIGNISSE
Architektur-performance-Veranstaltungen eingeführt werden, die der Intel Core Solo und Intel Core Duo Prozessoren. Sie werden auch unterstützt, die auf Prozessoren basieren auf der Intel Core Mikroarchitektur. Tabelle 19-1 Listen vordefinierte Architektur-performance-Veranstaltungen, die konfiguriert werden können, mithilfe der general-purpose-Leistungsindikatoren und damit verbundenen event-select-Register.

**Tabelle 19-1. Architektur-Performance-Veranstaltungen

... jetzt kommt der schwierige Teil, Sie nehmen die UMask Value als die oberen 2 hex-Ziffern und die Event Num ist die unteren 2 hex-Ziffern des 4-hex-digit hardware-register-Nummer gegeben perf stat.
```
perf stat --help
```
```
   -e, --event=
       Select the PMU event. Selection can be a symbolic event name (use
       perf list to list all events) or a raw PMU event (eventsel+umask) in
       the form of rNNN where NNN is a hexadecimal event descriptor.
```
... es sagt NNN aber Sie können es NNNN. Lassen Sie uns stellen Sie sicher, dass das funktioniert, Fragen wir perf stat für cache-misses, die sowohl als eine symbolische Veranstaltung name und als hex-Zahl aus der Tabelle 19-1. Wir rufen die date Befehl für Einfachheit.
```
$ perf stat -e r412e -e cache-misses date

Fri Mar 28 09:28:52 CDT 2014

Performance counter stats for 'date':

          2292 r412e                                                       
          2292 cache-misses                                                

   0.003322663 seconds time elapsed

$ 
```
Wie Sie sehen können, berichtet die gleiche Zahl, soweit so gut. Jetzt gehen wir auf Tabelle 19-5 für die nicht-Architektur-hardware-Registern, von denen es zu viele auch hier in die Liste, aber ich werde Liste ein paar:
- vielen Dank für die extensicve Antwort! Ich habe nicht gefunden, die "raw" - Veranstaltung Zahl entsprechend ins stocken geraten-Zyklen-frontend oder ins stocken geraten-Zyklen-backend so weit obwohl. Für erstere sollte -e r10e aber das hat nicht ganz; für letztere könnte es sein -e r1b1 nach stackoverflow.com/questions/22165299; das wäre UOPS_EXECUTED.THREAD nach dem Intel-PDF - nicht sicher, ob das sinnvoll?
- Scheint, wie Intel behält die zahlen in Tabelle 19-1, Architektur-Performance-Veranstaltungen, bei der Freigabe von neuen Mikro-Architektur, aber vielleicht sind die anderen Implementierung abhängig? Weiß nicht.
- Nette und eloquente Antwort. Versucht 'perf stat -e-r412e -e cache-misses date' und ich bekomme die gleichen Ergebnisse für r412e-und cache-misses. Aber wenn ich das gleiche mit 'perf stat -e-r412e -e cache-misses real-langsam-Anwendung" bekomme ich irgendwie unterschiedliche Ergebnisse im Bereich von einer halben Milliarde findet auf einem 10second Laufenden Anwendung. Irgendwelche Ideen, warum?
- danke... ich schaute auf die perf-source - github.com/torvalds/linux/tree/master/tools/perf kurz zu sehen, wenn ich könnte Ihre Frage beantworten, aber ohne Erfolg, sorry...
InformationsquelleAutor amdn
14

Den perf (oder den kernel-Teil) wurde nicht aktualisiert, um die Unterstützung Ihrer CPU, daher perf ist nicht in der Lage, um anzeigen generisches event-name "ins stocken geraten-Zyklen-backend" tatsächlichen HW-Ereignis.

In einem solchen Fall kann es einfacher sein, zu finden, event-Namen, z.B. für Intel CPUs - Intel-Optimierung Handbuch http://www.intel.com/content/dam/doc/manual/64-ia-32-architectures-optimization-manual.pdf (welche Gruppen Veranstaltungen nach Typ auf und erklärt, wie man mit Ihnen misst verschiedene Teile). Don ' T haben ein ähnliches Dokument für AMD.

Verwenden event-Namen mit perf ohne manuelle Konvertierung in raw-Ereignis-ids (wie amdn sagt in seinem Antwort), können Sie den Konverter benutzen Skripte showevtinfo und check_events aus perfmon2 (libpfm4; examples Ordner), wie im Artikel beschrieben "Wie monitor die volle Bandbreite der CPU-performance-Veranstaltungen" von Bojan Nikolic http://www.bnikolic.co.uk/blog/hpc-prof-events.html. perfmon2 weiß AMD und Intel CPUs, und geschrieben in C/C++

Für Intel CPUs der einfachste Weg ist die Verwendung ocperf wrapper über perf von Intels open-source-python-Projekt von Andi Kleen "pmu-tools" gehostet bei github https://github.com/andikleen/pmu-tools eingeführt und hier in ML: https://lwn.net/Articles/556983/ und in Andi ' s blog http://halobates.de/blog/p/245

Den ocperf versteht alle intel-event-Namen aus der Intel-Optimierung Handbuch.

ocperf unterstützen auch alle HW-Ereignis mit älteren linux-Kerneln. Es hat seine eigene Datenbank, in der tsv-oder json-format mit allen HW-Ereignisse und deren codes auf https://download.01.org/perfmon/ (es ist auto-downloader in pmu-tools), und die Datenbank wird ständig aktualisiert von Intel Arbeitgeber. Format der Datenbank ist dokumentiert in der readme: https://download.01.org/perfmon/readme.txt

Für Sandy Bridge/Ivy Bridge oder Haswell, und Kernel 3.10 oder höher, können Sie auch toplev.py Skript von "pmu-tools" zu untersuchen, Leistung. Hier ist die Beschreibung von seinem Autor, Andi Kleen, http://halobates.de/blog/p/262 "pmu-tools, Teil II: toplev", basierend auf "Top-down" - Methode von Ahmad Yasin "Wie Tune-Anwendungen Verwenden einen Top-Down-Charakterisierung von Mikroarchitektonische Fragen und "Top-Down-Analyse. Nie verloren mit Leistungsindikatoren"
- +1 für die "Top-Down" - Methodik, es ist ein nützlicher Ausgangspunkt für Engpass-profiling
InformationsquelleAutor osgx
3

Gerade gefunden Re: perf, x86: Hinzufügen von teilen der restlichen haswell PMU-Funktionalität:
```
> AFAICS backend stall cycles are documented to work on Ivy Bridge.

I'm not aware of any documentation that presents these events
as accurate frontend/backend stalls without using the full
TopDown methology (Optimization manual B.3.2)
```
So IIUC ins stocken geraten-Zyklen-backend-Zähler sind zu unzuverlässig auf Ivy Bridge, und das ist, warum die kernel-Entwickler haben beschlossen, nicht unterstützen.

Und sicher genug, Linux' perf_event_intel.c unterstützt PERF_COUNT_HW_STALLED_CYCLES_BACKEND für Nehalem, Xeon E7 und SandyBridge, aber nicht für IvyBridge. PERF_COUNT_HW_STALLED_CYCLES_FRONTEND unterstützt IvyBridge, obwohl.

Also ich denke, es wird nicht eine Möglichkeit, diese Zähler auf meine aktuelle CPU - wechseln Sie entweder CPUs oder verwenden Sie die vollständige top-down-Methodik erwähnt, in der E-mail (und beschrieben hier und hier)

InformationsquelleAutor oliver

Schreibe einen Kommentar

Du musst angemeldet sein, um einen Kommentar abzugeben.