Logarithmus in Verilog

Habe ich eine Aussage in verilog suchen, wie integer level = log(N) (Wobei N ein parameter und level ermittelt werden soll), Aber ich verstehe, das ich nicht tun kann komplexe mathematische Aussagen in verilog, so Frage ich mich, ob es eine alternative Lösung für das obige problem?

Jedes feedback dankbar!

  • Welche Art des Logarithmus versuchst du zu computer? Einen ganzzahligen Logarithmus zur Basis 2 ist einfach. Ein Fließkomma-Logarithmus zur Basis e ist viel schwieriger.
  • Ganzzahligen Logarithmus zur Basis 2
  • Ist N eine compile-Zeit-Konstante?
  • ja! Seine parameter an das Modul
  • In diesem Fall ist es Recht einfach. Sie können eine lookup-Tabelle, wenn N klein ist und die Geschwindigkeit ist ein Problem. Wenn N sehr groß werden, können Sie einfach eine Schleife über die bits von N von Links nach rechts, bis Sie finden, ein 1-bit.
  • wie machen Sie eine lookup-Tabelle? Auch N-Kappen-out bei 128 oder vielleicht 256, aber das ist über es
  • Finden Sie eine Erklärung und eine Implementierung in SystemVerilog (ganz ähnlich wie Verilog) der Logarithmus zur Basis 2, die in dieser Webseite: sistenix.com/logarithm.html Sobald der log2 ist einfacher umgesetzt werden, im Vergleich zu anderen Basen, können Sie berechnen, andere Logarithmen in verschiedenen Basen nur die Multiplikation der Folge von log2 durch eine Konstante Zahl.
  • würden Sie bitte lassen Sie mich mehr, wie kann ich das machen ", Wenn N groß werden, können Sie einfach eine Schleife über die bits von N von Links nach rechts, bis Sie finden, ein 1-bit."?

InformationsquelleAutor Max Eastman | 2011-04-09
  1. 9

    Wenn es ist ein Logarithmus zur Basis 2, die Sie zu tun versuchen, können Sie verwenden die eingebaute Funktion $clog2().

    InformationsquelleAutor abettino
  2. 4

    Die Antwort auf ADRESSE der BREITE von RAM-TIEFE beschreibt ein paar Möglichkeiten, um zu bewerten Konstante Logarithmen in dieser situation.

    InformationsquelleAutor Andy
  3. 3

    Verilog-Funktionen für den natürlichen Logarithmus ($ln()), dekadische Logarithmus ($log10()) und die Decke der binäre Logarithmus ($clog2()). In Konstanten Ausdrücken sollten Sie synthetisierte, aber die tatsächliche Unterstützung durch Werkzeuge ist unterschiedlich.

    Den folgenden synthetisierte Verilog-code:

    module test(output [31:0] a, b, c);
  assign a = 1000 * $ln(123);
  assign b = 1000 * $log10(123);
  assign c = 1000 * $clog2(123);
endmodule

    E. g. nach der RTL-Synthese mit Yosys (z.B. yosys -p 'prep; write_verilog -noattr' test.v):

    module test(a, b, c);
  output [31:0] a;
  output [31:0] b;
  output [31:0] c;
  assign a = 32'd4812;
  assign b = 32'd2090;
  assign c = 32'd7000;
endmodule
    InformationsquelleAutor CliffordVienna
  4. 1

    Aber ich verstehe, dass ich nicht tun kann, komplexe mathematische Aussagen in Verilog

    Verilog ist in Erster Linie ein hardware description language. Welche hardware log(N) - Anweisung beschreiben? Moderne FPGAs bestehen aus LUTs, flops, kleine integrierte Speicher, die einfachen DSPs, die zur Umsetzung von MAC (multiply-accumulate) - primitive. log(N) und andere komplexe mathematische Aussagen, die nicht zugeordnet werden können direkt in diesen "primitiven". Das gleiche gilt für ASICs.

    Analog log(N) nicht ausgeführt durch einen Prozessor. Es ruft eine Reihe von niedrigere-Ebene-assembly-Anweisungen, dies zu tun. Diese Montage-Anweisungen sind Teil der log(N) Bibliothek (C, C++, etc.)

    Werden in der Lage zu synthetisieren log(N) für ASIC/FPGA-es erfordert eine Instanz einer log(N) - IP-core.

    InformationsquelleAutor OutputLogic
  5. 1

    Ich mag zu denken (Logarithmus zur Basis n von Wert), wie die Beantwortung der Frage "Wie viele base-n Ziffern benötige ich, um darzustellen, 'Wert' unabhängigen zahlen?" (Halten Sie im Verstand, die 0 zählt als Zahl)

    Denken, dass es der Weg ist, können Sie implementieren Ihre eigenen log base 2 in SystemVerilog:

    function bit [31:0] log_base_2 (bit [31:0] log_input);
  bit [31:0] input_copy;
  bit [31:0] log_out = 0;
  input_copy = log_input;

  while(input_copy > 0)begin
    input_copy = input_copy >> 1;
    log_out = log_out + 1;
  end
  log_out = log_out - 1;

  if(log_input != (1 << log_out))
    log_out = log_out + 1;

  return log_out;
endfunction
    InformationsquelleAutor dolphus333
Schreibe einen Kommentar