Tag: uvm

Universal Verification Methodology

UVM: illegale Kombination von Fahrer-und verfahrensrechtlichen Zuordnung Warnung

1 Antworten

Habe ich ein UVM testbench für einen kleinen block in meinem chip. In diesem gibt es einen Agenten mit einem Treiber, der Festplatten-Daten auf einem virtuellen interface, die wie folgt aussieht: interface my_if (input bit clk); logic

system-verilog uvm

Beste Weg, um Zugriff auf die uvm_config_db aus der testbench?

2 Antworten

Ich möchte eine Uhr in meiner top-level-testbench, deren Periode gesteuert werden können, von der Prüfung aus. Was ich Tat, war, den Zeitraum festlegen, in dem uvm_config_db und bekommen es zurück in die testbench. Ich musste in einem

Wie kann ich mit foreach und Gabel zusammen etwas zu tun, was parallel?

4 Antworten

Diese Frage ist nicht UVM spezifisch, aber das Beispiel, das ich arbeite, ist UVM Verwandte. Ich habe ein array von Agenten in meinem UVM Umwelt und die würde ich gerne zum starten einer Sequenz auf alle parallel.

foreach fork system-verilog uvm

Aufruf $dumpvars() aus Aufgabe

2 Antworten

Gibt es eine Möglichkeit zu nennen $dumpvars, $dumpon $dumpoff aus dem Körper() für eine Sequenz ? Es ist möglich, von einer Modul-task. Muss ich Steuern $dumpon $dumpoff, so dass der dump nicht zu groß Eine alternative Möglichkeit

system-verilog uvm verilog

Unterschied Zwischen den uvm_analysis ports

2 Antworten

Können Sie bitte helfen zu verstehen, die Funktionalität und klare Unterschied zwischen: uvm_analysis_export uvm_analysis_port uvm_analysis_imp Habe ich danach gesucht, im internet gibt es einige Erklärungen, wie diese: https://verificationacademy.com/forums/uvm/uvmanalysisimp-and-uvmanalysisexport https://www.vmmcentral.org/uvm_vmm_ik/files3/tlm1/uvm_analysis_port-svh.html Aber trotzdem habe ich das Gefühl, die brauchen

uvm

SystemVerilog wait () - Anweisung

4 Antworten

Ist der folgende code wird unterstützt, in SystemVerilog? int cnt = 0; wait( cnt == (cnt+1) ) Konnte einem Punkt gibt mir der Abschnitt in der LRM? Abschnitt 9.4 der IEEE 1800-2012 deckt wait-Anweisungen. InformationsquelleAutor user3510047 |

system-verilog uvm verilog